По сообщению компании Toshiba, сделанному на симпозиуме по СБИС в Гонолулу, ее специалистам удалось разработать технологию повышения плотности размещения элементов фотошаблона, за счет чего при той же площади кристалла количество элементов интегральной схемы можно увеличить на 30%.
Для сравнения — переход от норм 65 нм к нормам 45 нм обеспечивает увеличение плотности в два раза. Применение новой технологии увеличивает этот показатель до 2,6 раза.
В основе разработки лежит учет одного из эффектов, возникающих при уменьшении компонентов схемы. Он известен под названием «топологическая зависимость» и заключается в изменении параметров транзисторов под влиянием расположенных рядом структур. Значение эффекта возрастает по мере перехода к более тонким нормам, поскольку расстояние между элементами сокращается.
Изменив параметры затворов транзисторов в модели, используемой при проектировании топологии схемы, инженеры Toshiba смогли обеспечить более плотное размещение транзисторов без потери их производительности.
На данный момент, исследователям удалось достичь плотности 2,1 млн. затворов на один кв. мм 45-нм чипа. Для обычного 45-нм чипа этот показатель равен 1,6, а у 65-нм — 0,8.
Подождите...