На ISSCC Intel и AMD расскажут о 32нм процессорах

   На ежегодной конференции International Solid State Circuits Conference (ISSCC), которая традиционно проходит в феврале в Сан-Франциско, корпорации Intel и Advanced Micro Devices представят отдельные документы о следующем поколении процессоров, которые будут производиться по 32нм техпроцессу. Среди многоядерных архитектур, которые будут описаны на этом мероприятии, будут также IBM Power7 и Sun Microsystems Rainbow Falls.

   По сравнению с другими производителями процессоров у компании Intel есть большое преимущество, так как она расскажет на ISSCC о 32нм семействе Westmere. Двухъядерная модель, сделанная по более тонкому техпроцессу, позволит существенно уменьшить размеры чипа по сравнению с существующими моделями Intel Nehalem. Серверный шестиядерный процессор, сделанный по 32нм техпроцессу, появится на рынке до июня, считает Натан Бруквуд (Nathan Brookwood), ректор Insight64 (Саратога, Калифорния). Шестиядерные процессоры Intel Westmere, которые будут описаны в документе, представленном на ISSCC, будут иметь 1.17млрд транзисторов, использовать 12Мб общего кэша L3 и поддерживать низковольтную память DDR3. В документе также описывается новая анти-резонансная функция интерфейса QuickPath Interconnect, которая снижает помехи.

   В 2010 году компания AMD будет выпускать целый ряд 45нм процессоров, включая Magny Cours, который будет являться двенадцатиядерным процессором, "слепленным" из двух шестиядерных и предназначенным для серверов. В своем докладе на ISSCC AMD покажет свои планы выпуска на 2011 год и расскажет о будущих 32нм процессорах AMD, ядра которых будут работать на частоте больше 3ГГц и иметь энергопотребление в пределах от 2.5Вт до 25 Вт. Пока не совсем понятно, о каком именно ядре идёт речь, так как, по слухам, в следующем году производитель представит две новых 32нм модели, а также переведёт на 32нм техпроцесс некоторые существующие модели. AMD также собирается сосредоточить внимание на метод, который используется для обеспечения низкого потребления электроэнергии и токов утечки. Например, кэш L1 использует ячейки памяти 8T для поддержки низкого напряжения питания. Чип также использует специальное изолирующее кольцо, которое, благодаря изолированной подложке, созданной по технологии кремний-на-изоляторе, обеспечивает практически нулевое потребление энергии в выключенном состоянии.

   Помимо процессоров и сопутствующих технологий копания Intel представит документы, описывающие исследования по трем различным видам on-chip сетей, которые она могла бы использовать в будущих многоядерных чипах. Одно из устройств, созданных исследователями, построено по 45нм техпроцессу и использует 48 x86 ядер в 6x4 сети. Оно использует схему передачи сообщений со встроенной разделяемой памятью для реализации виртуальных сквозных сетей с пропускной способностью 256Гб/с. В отдельном документе будет описан экспериментальный коммутационный потоковый сетевой протокол, который будет применяться к 64-узловой on-chip сети, поддерживая общую пропускную способность сети 2.6Тбит/с. Третий документ исследования будет описывать кольцевую шину, которая обеспечивает пропускную способность 1.2Тб/с между восемью ядрами чипа Xeon.

   В свою очередь, компания IBM представит два документа по 45нм реализации своей архитектуры Power, использующей встроенную DRAM. В одной версии будут использоваться восемь ядер Power7, последняя архитектура компании, описанная в августе на конференции Hot Chips. В другой версии используется 16 ядер неизвестного поколения Power вместе с ускорителями, отвечающими за безопасность и сети. Компания Sun Microsystems расскажет о своём чипе Rainbow Falls, который использует 16 ядер, поддерживающих восемь потоков каждый, и сделан по 40нм техпроцессу. Этот процессор также первоначально был описан на Hot Chips.