Хирошиге Гото (Hiroshige Goto), сотрудник ресурса PC Watch, известного подробными схематичными изображениями чипов, дал экспертную оценку блок-схемам с изображением структуры кристалла
процессоров Ivy Bridge нового поколения. Ivy Bridge представляет собой принципиально новый тип кристалла для многоядерных
процессоров, создаваемых на основе 22-нанометровых технологических норм. Кремниевый кристалл с четырьмя вычислительными ядрами будет размещаться в корпусе с разъёмом, совместимым с гнездом современных
процессоров Sandy Bridge. На кристалле Ivy Bridge площадью 160 мм² разместятся 1,48 миллиардов транзисторов против 1,16 миллиардов в производимых по 32-нм технологии CPU Sandy Bridge на базе кристалла площадью 216 мм².
На уровне структурной организации Ivy Bridge и Sandy Bridge в основном идентичны. Центральное место занимают четыре общевычислительных процессорных ядра на базе архитектуры x86-64, оснащённые индивидуальным для каждого ядра кэшем второго уровня размером 256 Kб и общим (разделяемым) кэшем третьего уровня размером 8 Мб. По обеим сторонам от центрального сегмента располагаются так называемый системный агент (system agent) и видеоядро (GPU). Все компоненты чипа связаны между собой посредством кольцевой шины (ring bus), которая обеспечивает передачу данных/инструкций между четырьмя процессорными ядрами, графическим ядром, кэш-памятью L3 и системным агентом, содержащим 2-канальный контроллер памяти DDR3, контроллер шины PCI-Express и контроллер шины DMI, сообщающейся с чипсетом
материнской платы.
Основные конфигурации кристалла Ivy Bridge:
- ”4+2”: Включены все четыре ядра, весь кэш L3 на 8 Мб и все 16 исполнительных блоков встроенного видео
- ”4+1”: Включены все четыре ядра, кэш L3 на 6 Мб и частично – исполнительные блоки встроенного видео
- ”2+2”: Включены два ядра, кэш L3 на 4 Мб и все 16 исполнительных блоков встроенного видео
- ”2+1”: Включены два ядра, кэш L3 на 3 Мб и частично – исполнительные блоки встроенного видео
 |  |
Как упоминалось выше, все компоненты кристалла связаны между собой кольцевой шиной, по которой передаются данные и инструкции. Кольцевая шина имеет контрольные точки (Ring Stop), которые выполняют функцию своеобразного перевалочного пункта при работе с данными. Интегрированное графическое ядро содержит до 16-ти программируемых исполнительных блоков (EU), которые оперируют параллельной обработкой данных как в графических расчётах, так и в вычислениях общего назначения, выполняемых средствами GPU (GPGPU). Системный агент содержит встроенный контроллер памяти стандарта DDR3 с поддержкой 2-канального режима работы; контроллер шины PCI-Express с поддержкой двух слотов 8x, которые могут работать в режиме 16x (активен один слот) либо в режиме 8х/8х (активны оба слота); контроллер шины FDI для связи с южным мостом чипсета (PCH). В целом инженерам Intel удалось реализовать подход, способствующий более эффективному использованию полезной площади кристалла.
Подождите...
